loader image

MAX=1024 V2

此项目仍在支持中,此项目始于2020年

项目当前状态:设计规划阶段

这一次,它比快更快

计算器V2项目起始于V1项目建造过程中。这是由于在V1项目建造中我已预留好各个升级所需接口及其空间,V2的当前主要任务为:在V1的基础上进行改进,而非一个全新的项目(项目任务可能会随时间进行更改)。

项目升级包括更换字库ROM,由于字库V2采用了极端缩减体积的激进方法,使得其字库V2在物理层面已无法做到更小,故要在保证字库性能无明显衰减的情况下尽可能去缩减体积。预计字库V2在不改变架构的情况下,此字库就为最终版本。

ALU部分,由于字库ROM的体积减小,预计在乘法器上方增加除法器,使计算器能够计算除法,当前除法器预计精确位置为十分位。除此之外,在加法器部分,将引入ALU V2(已完成验证),由于未采用超前进位等新架构,故性能不变仅缩减体积。输入输出数据线方面将继续严格按照最大传输距离,最低传输延迟的标准进行建造。控制面板右侧带有RAM的ALU将在保证其可靠性的情况下提升捕获信号的性能,减少循环带入线路中继器的使用。

显示器组部分预计将使用“5×3全显示”显示组,以显示更多字符,将共8段输入信号扩展至16段,这使得在布线方面变的较为困难,在其前端的字库ROM宽度也要增加至16段宽。

ROM部分将采用V4版本,ROM体积相较于V3可能会继续扩大,因其需要合并行线、列线,此V4项目随时可能会取消,因为正在研发8421码转BCD码,一旦通过理论验证,此V4将会被替换。

单线转移ROM部分,如果MAX=1024 V2版本计算器引入了它的副机(如MAX=32计算器,MAX=16计算器宽度不够),则此项目会被投入使用,用于32和1024计算器的通信。